岗位职责： 1、FPGA系统设计与开发： 负责FPGA系统架构设计，完成算法模块添加、IP核（如DDR控制器、PCIe接口）集成及优化； 编写Verilog/VHDL代码，完成RTL设计、功能仿真（ModelSim/VCS）及综合布局布线 （Vivado/Quartus），确保时序收敛与资源利用率达标。 2、高速接口与DSP模块实现： 开发高速通信接口（DDR、PCIe、SerDes、MIPI）的FPGA驱动与协议栈，解决信号完整性问题； 实现数字信号处理模块（FFT、FIR/IIR滤波器、数字上下变频等），优化算法在FPGA上的并行化与资源占用。 3、验证调试与问题攻关： 搭建FPGA验证平台，完成功能测试、时序分析及板级调试（逻辑分析仪、示波器）； 定位并解决时序违例、亚稳态、跨时钟域等复杂问题，确保系统稳定性和可靠性。 4、ZYNQ平台开发与协同设计： 基于ZYNQ系列芯片，设计PL端（FPGA）与PS端（ARM）协同架构，优化数据交互（AXI总线、DMA传输）； 开发异构系统（如实时信号处理+上位机控制）的软硬件协同解决方案。 5. 技术文档与流程优化： 编写设计文档、测试报告及用户手册，制定FPGA开发规范； 探索先进工具链（如HLS高层次综合），提升开发效率与代码复用率。 任职资格： 1. 学历与专业： 本科及以上学历，电子工程、通信工程、微电子等相关专业； 硕士或3年以上工业级FPGA开发经验者优先。 2、技能要求： 核心技术能力： 精通FPGA开发全流程（RTL设计→仿真→综合→布局布线→时序收敛）； 熟练掌握高速接口开发（DDR3/4、PCIe Gen3/4、SerDes 10Gbps+）、信号完整性分析与优化； 扎实的数字信号处理基础，具备FPGA实现复杂算法（如通信调制解调、图像预处理）的成功案例； 熟悉ZYNQ平台PLPS协同开发，掌握AXI总线协议及Linux驱动开发流程。 工具与开发环境： 熟练使用Xilinx Vivado、Intel Quartus等EDA工具，掌握Tcl脚本自动化开发； 精通ModelSim、VCS仿真工具，具备UVM验证框架经验者优先； 熟悉C/C++、Python等辅助开发语言，用于自动化测试或算法原型验证。 行业经验： 在通信设备、工业控制、医疗成像等领域有FPGA项目落地经验； 熟悉高速PCB设计规则、EMC/EMI防护措施及行业可靠性标准。 3、素质要求： 具备极强的逻辑思维与问题抽象能力，能从底层原理分析系统瓶颈； 注重代码质量与架构设计，追求高性能、低功耗的工程平衡； 适应跨团队协作（硬件/软件/算法），具备技术方案输出与评审能力。
